2.6 加法器与运算器

逻辑门与全加器，串行进位加法器与先行进位加法器，算术逻辑单元 ALU 的功能与组成。

考查要求 ★★☆ 理解全加器串行进位先行进位进位产生与传递函数ALU

门电路

计算机中的运算都可以由**与（AND）、或（OR）、非（NOT）**三种基本逻辑运算组合而成，常用的复合逻辑还有与非、或非、异或（XOR）、同或。异或的特点： $A \oplus B$ 在 $A \ne B$ 时为 1，常用于加法求和、奇偶校验、比较是否相等。

全加器（FA）是最基本的加法单元，有加数 $A_i$ 、 $B_i$ 与低位传来的进位 $C_{i-1}$ 共 3 个输入，有本位和 $S_i$ 与向高位的进位 $C_i$ 共 2 个输出：

S_i = A_i \oplus B_i \oplus C_{i-1}, \qquad C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}

和 Sᵢ 经过两级异或（约 3ty）；进位 Cᵢ 通常需要 2 级门延迟（与-或）

把 $n$ 个全加器串接起来，低位全加器的进位输出连到相邻高位全加器的进位输入，就构成了串行进位（行波进位）加法器。

优点：结构简单，所需硬件少；
缺点：进位逐级传递，最高位的和必须等低位进位全部产生后才能得到。若每级进位延迟为 $2t_y$ ，则 $n$ 位加法器的进位延迟约为 $2n\,t_y$ 。

为提高速度，可以让各位的进位同时产生。记

G_i = A_i B_i \ (\text{进位产生函数}), \qquad P_i = A_i \oplus B_i \ (\text{或 } A_i + B_i，\text{进位传递函数})

则 $C_i = G_i + P_i C_{i-1}$ 。将其逐级展开：

\begin{aligned} C_1 &= G_1 + P_1 C_0 \\ C_2 &= G_2 + P_2 G_1 + P_2 P_1 C_0 \\ C_3 &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0 \\ C_4 &= G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0 \end{aligned}

各进位只依赖于 $G_i$ 、 $P_i$ 和 $C_0$ ，可以由一级”与-或”电路并行产生，与位数无关——这就是先行进位（CLA）。但位数增多时，表达式会越来越长，电路过于复杂，所以通常 4 位一组：

单级先行进位（组内并行、组间串行）：每组内部并行，组与组之间串行传递；
多级先行进位（组内并行、组间并行）：每组再产生组进位产生函数 $G^*$ 和组进位传递函数 $P^*$ ，由更高一级的先行进位部件让各组进位也并行产生。

交互演示加法器的进位延迟：各位和的产生时间

位数 n

等待进位 Cᵢ₋₁求和（异或）

串行进位：Cᵢ = Gᵢ + PᵢCᵢ₋₁ 逐位传递，每位约 2ty，n 位加法约需 2n ty（此处最慢的和约在 33 ty 产生）。

ALU 是运算器的核心，能进行加、减、乘、除等算术运算和与、或、非、异或等逻辑运算，以及移位、求补等操作。

ALU 是组合逻辑电路：k 位操作控制端最多可选择 2ᵏ 种运算，输出结果 F 与标志位

即时练习3 题

点击选项即可作答

学完了吗？

标记完成后，侧栏会显示进度。进度仅保存在本浏览器中。