3.1 存储器概述与主存储器

存储器的分类与层次结构、性能指标，SRAM 与 DRAM 的原理与刷新，只读存储器，以及双端口 RAM 与多模块存储器。

考查要求 ★★☆ 理解层次结构存取时间与存取周期SRAM 与 DRAMDRAM 刷新地址复用低位交叉编址

存储器的分类

分类依据	类别
层次	主存储器（内存）、辅助存储器（外存）、高速缓冲存储器 Cache
存储介质	磁表面存储器（磁盘、磁带）、半导体存储器（SRAM、DRAM、Flash）、光存储器
存取方式	随机存取存储器 RAM（存取时间与位置无关）、只读存储器 ROM、顺序存取存储器 SAM（磁带）、直接存取存储器 DAM（磁盘：先随机找到区域，再顺序存取）
信息的可保存性	易失性（断电丢失，如 RAM）、非易失性（ROM、磁盘、光盘、Flash）

另外，破坏性读出是指读出数据后原信息被破坏（如 DRAM 的电容），需要紧跟一个再生操作。

存储容量 = 存储字数 × 字长（如 1M × 8 位）；
单位成本 = 总成本 / 总容量；
存储速度：
- 存取时间 $T_a$ ：从启动一次存储器操作到完成该操作所经历的时间；
- 存取周期 $T_m$ ：存储器进行一次完整的读写操作所需的全部时间，即连续两次独立访问存储器操作之间所需的最小时间间隔。存取周期 = 存取时间 + 恢复时间，所以 $T_m > T_a$ ；
- 主存带宽 $B_m$ ：每秒从主存进出信息的最大数量（字/秒或位/秒）。

Cache—主存层次解决速度不匹配问题（由硬件完成，对所有程序员透明）；主存—辅存层次解决容量问题（由硬件和操作系统共同完成，对应用程序员透明）

在存储体系中，Cache 中的内容是主存中一部分内容的副本；主存中的内容是辅存中一部分内容的副本。

DRAM 的刷新

刷新以行为单位进行，刷新一行只占用一个存取周期；刷新由存储器独立完成，不需要 CPU 控制；
集中刷新：在一个刷新周期内，利用一段固定的时间依次对所有行逐一再生，此期间停止读写（称为”死时间”）；
分散刷新：把每行的刷新分散到各个工作周期中，存取周期变为原来的 2 倍，没有死时间，但加长了系统的存取周期；
异步刷新：结合前两者，在 2 ms 内对 $n$ 行各刷新一次，即每隔 $2\text{ms}/n$ 刷新一行，死时间被分散；
DRAM 芯片的地址线复用：若芯片有 $2^n$ 个单元排成 $2^{n/2}$ 行 × $2^{n/2}$ 列，只需 $n/2$ 根地址线，配合 $\overline{\text{RAS}}$ （行选通）与 $\overline{\text{CAS}}$ （列选通）分两次送入。

ROM 结构简单、位密度比可读写存储器高，且具有非易失性。种类有：掩模式 ROM（MROM）、一次可编程 ROM（PROM）、可擦除可编程 ROM（EPROM，紫外线擦除 UVEPROM / 电擦除 EEPROM）、闪存（Flash，可在线快速擦写，U 盘、SSD 都基于 Flash）。

为提高 CPU 访问存储器的速度，可以采用双端口 RAM（两个独立的端口同时访问同一存储器，同时对同一单元写时会冲突，需要”忙”信号仲裁）或多模块存储器。

多模块存储器分为单体多字存储器（每次读出多个字）和多体并行存储器：

交互演示多模块存储器：低位交叉编址的流水访问（存取周期 T = 4r）

模块数 m连续访问个字地址步长

低位交叉：地址的低 log₂m 位作为模块号，连续地址分布在不同模块中。总时间 = 11r（= T + (n−1)r = 11r，流水线式并行）。

即时练习4 题

点击选项即可作答

1
下列关于 DRAM 和 SRAM 的说法中，错误的是（　）。
Ⅰ. SRAM 和 DRAM 都是易失性存储器　Ⅱ. DRAM 比 SRAM 速度快　Ⅲ. SRAM 常用作 Cache　Ⅳ. DRAM 需要刷新，SRAM 不需要
2
某存储器容量为 32K × 16 位，则（　）。
3
某容量为 256 MB 的存储器由若干 4M × 8 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（　）。
4
某计算机使用 4 体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为 8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000，则可能发生访存冲突的地址对是（　）。

学完了吗？

标记完成后，侧栏会显示进度。进度仅保存在本浏览器中。