3.2 主存储器与 CPU 的连接

位扩展、字扩展与字位同时扩展，线选法与译码片选法，存储芯片的地址分配与片选逻辑设计。

连接原理

主存储器通过数据总线、地址总线和控制总线与 CPU 连接：

• 数据总线的位数与工作频率的乘积正比于数据传输率；
• 地址总线的位数决定了可寻址的最大内存空间；
• 控制总线（读/写）指出总线周期的类型和本次输入/输出操作完成的时刻。

单个芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有差距，因此需要在字和位两方面进行扩充，才能满足实际存储器的容量要求。

三种扩展方式

所需芯片数 $= \dfrac{\text{目标容量}}{\text{芯片容量}} = \dfrac{\text{目标字数}}{\text{芯片字数}} \times \dfrac{\text{目标字长}}{\text{芯片字长}}$。

片选的方法

• 线选法：用除片内寻址外的高位地址线直接（或经反相器）分别接至各存储芯片的片选端，当某地址线信息为”0”时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效。$n$ 条线只能选 $n$ 个芯片，地址空间不连续，但电路简单；
• 译码片选法：用除片内寻址外的高位地址线通过地址译码器芯片产生片选信号。例如用 8 片 8K × 8 位的芯片组成 64K × 8 位的存储器（地址线 16 位，数据线 8 位），需要 8 个片选信号；若采用线选法，除去片内寻址的 13 位地址线，仅余高 3 位，不足以产生 8 个片选信号。因此采用译码片选法，即用一片 74LS138（3-8 译码器）作为地址译码器。

即时练习